🔍 Как работал prefetch в 386-м процессоре? Разбираем схему!

Энтузиаст разобрал схему prefetch-очереди в легендарном Intel 386! Оказывается, даже в таких «древностях» были хитрые оптимизации. 🤯 Теперь можно понять, как процессор предугадывал команды ещё до их выполнения. Круто же? 💻⚡

---

Обратная инженерия схемы очереди предварительной выборки процессора 386

В 1985 году Intel представила революционный 32-битный процессор 386, ставший первым в архитектуре x86. Одной из ключевых инноваций для повышения производительности стала 16-байтовая очередь предварительной выборки инструкций (prefetch queue).

Назначение prefetch queue

Очередь предварительной выборки предназначена для:

• Загрузки инструкций из памяти до их непосредственного выполнения
• Минимизации простоев процессора при ожидании доступа к памяти
• Использования периодов, когда шина памяти свободна

Архитектура prefetch unit

На микрофотографии кристалла 386 видно, что блок предварительной выборки (Prefetch Unit) расположен в верхнем левом углу. Он состоит из:

1. Указателя выборки (Fetch Pointer) — адрес следующей инструкции
2. Регистра предела (Limit Register) — контроль границ сегмента кода
3. 16-байтового буфера — хранение предвыбранных инструкций
4. Сети выравнивания — ротация байтов для правильного позиционирования
5. Схемы расширения знака — преобразование 8/16-битных значений в 32-битные

Ключевые схемотехнические решения

1. Сравнение с пределом (Limit Check)

Для предотвращения выхода за границы сегмента кода используется:

• 30 XOR-вентилей (игнорируются 2 младших бита)
• Динамическая NOR-схема вместо громоздкого 32-входового OR
• Предварительная зарядка в первой фазе тактового сигнала

2. Инкрементер (Incrementer)

Для быстрого увеличения указателя выборки применяется:

• Манчестерская цепь переноса (Manchester carry chain)
• Технология пропуска переноса (Carry skip)
• Параллельное вычисление всех битов результата

3. Сеть выравнивания (Alignment Network)

Обеспечивает корректное позиционирование данных через:

• 4 набора вертикальных линий (для сдвигов 0, 8, 16, 24 бита)
• Мультиплексоры для выбора нужных строк буфера
• Драйверы для формирования выровненного 32-битного значения

4. Расширение знака (Sign Extension)

Преобразует 8/16-битные значения в 32-битные с сохранением знака:

• Латчи для хранения битов
• Мультиплексоры для выбора режима расширения
• Специальная схема управления для битов 31-8

Поток инструкций в процессоре

1. Блок интерфейса шины (Bus Interface Unit) читает инструкции из памяти
2. Данные поступают в prefetch unit по 32-битной шине
3. Очередь предварительной выборки хранит до 16 байт инструкций
4. Декодер инструкций получает опкоды по 8-битной шине
5. Данные инструкций передаются в АЛУ по 32-битной шине

Выводы

• Очередь предварительной выборки содержит ~7400 транзисторов (больше, чем весь процессор 8080)
• Основная сложность обусловлена поддержкой невыровненного доступа к памяти
• Архитектура демонстрирует компромиссы, необходимые для обратной совместимости с x86
• Современные RISC-процессоры имеют более простые схемы предварительной выборки

Эта статья — лишь часть серии материалов по обратной инженерии процессора 386. В следующих публикациях мы продолжим исследование других блоков этого исторического чипа.